

Parcial 1 - Arquitectura de Computadoras 2025

Nombre:

DNI:

Ejercicio 1

Dibujar (en el espacio al lado del código) el resultado de la síntesis del siguiente código en SystemVerilog.

```
module ej1(input logic A,B,C,clk,
           output logic Z,Y);
    logic D;
    assign D = A | B;
    always_ff @(posedge clk)
        begin
            Z <= ~C & D;
            Y <= D;
        end
end module
```

Ejercicio 2

Asumiendo que las etapas individuales de un procesador tiene las siguientes latencias:

	etapa 1	etapa 2	etapa 3	etapa 4
Latencia por etapa	45 ns	15 ns	60 ns	30 ns

a) Completar (valor y unidades):

Tipo de procesador	Máxima frecuencia de reloj	Latencia de una instrucción
Con pipeline		
Sin pipeline		

b) ¿Cuántas instrucciones seguidas se deben ejecutar como **mínimo** para que el rendimiento del procesador con pipeline sea mejor que el mismo sin pipeline?

_____ instrucciones.

c) Asumiendo que es posible partir en dos una de las etapas del procesador dado y llevar la latencia de cada parte a la mitad, responder:

i) ¿Qué etapa se debería partir para reducir el tiempo de ejecución de una instrucción?

_____.

ii) ¿Cuál sería el **período** de reloj del procesador **con** pipeline modificado? _____.

Parcial 1 - Arquitectura de Computadoras 2025

Nombre:

Ejercicio 3

Considerando el siguiente fragmento de código en LEGv8:

```

1>      ADD X12,X27,X10
2>      LDURB X1, [X12,#0]
3>      SUB X0,X1,X20
4>      CBNZ X0, Et
5>      STURB XZR, [X12,#0]
6>      ADDI X11,X11,#1
7> Et : ADDI X10,X10,#1

```

- a) Exprese en la siguiente tabla la primer dependencia de cada tipo que se encuentre en el código (es posible que sobren espacios en la tabla).

Tipo de dependencia	Número de instrucciones	Registro involucrado

- Mostrar el orden de ejecución de las instrucciones en el procesador LEGv8 original con la única modificación que cuenta con *stall* y considerando que $X1 \neq X20$.
- Mostrar el orden de ejecución de las instrucciones en el procesador LEGv8 original con la única modificación que cuenta con *forwarding-stall* y considerando que $X1 == X20$. Dejar correctamente indicados los caminos de *forwarding* utilizados.

[illegible]

Parcial 1 - Arquitectura de Computadoras 2025

Nombre:

[illegible]

Ejercicio 4

Considere una sección de código de la ISR presente en el vector de excepciones de un microprocesador LEGv8 (ISA completa), similar al analizado en la Guía del Práctico 3. La única diferencia radica en la codificación del *Exception Syndrome Register* (ESR), la cual se resume en la siguiente tabla. Suponer que el ESR **solo** puede tomar alguno de los valores reportados en la tabla.

- En caso de tratarse de un OpCode inválido, la rutina debe reemplazar la instrucción corrupta con el literal 0x00000000 y forzar la ejecución de la próxima instrucción del hilo original del programa.
- En caso de una interrupción de E/S externa (IRQ) se deben indexar los procedimientos de cada canal (CHx) mediante el contenido del registro ESR. Suponer que las rutinas asociadas a cada canal <irq_chx:> (las cuales no se muestran) finalizan con la instrucción br X30.

Tipo de excepción	Valor ESR	
OpCode inválido	0b0001	System Exception
Reservado	0b0010 - 0b0111	
IRQ CH0	0b1000	External Interrupt
IRQ CH1	0b1001	
...	...	
IRQ CH7	0b1111	

Parcial 1 - Arquitectura de Computadoras 2025

Nombre:

a) Se pide completar los campos vacíos en el código.

Address	Label	Assembly
0x00..0100:	exc_vector:	mrs x9, _____
0x00..0104:		subis xzr, x9, _____
0x00..0108:		b.ne irq _____ // if not equal
0x00..010C:		mrs _____, s2_0_c1_c0_0
		sturw _____, [x11, #_____]
		_____ x11, x11, #4
		br _____
0x00..011C:	irq:	subis xzr, x9, 0x07
		b.ls end _____ // if lower or same
		subi x9, x9, #0x08
		_____ x9, x9, #3
		addi x9, x9, _____
		_____ x9
0x00..0134:	pool:	bl irq_ch0
		b end
		bl irq_ch1
		b end
		...
		...
		bl irq_ch7
0x00..0170:	end:	eret

b) Determinar cuál de las siguientes afirmaciones es correcta:

- i) Ante una excepción con ESR = 0b0101, el código...
 - 1) Retoma el flujo original del programa sin realizar ninguna acción.
 - 2) Queda atrapado en un lazo infinito.
 - 3) Ejecuta la rutina de interrupción externa alojado en <irq_ch0:>.
 - 4) Ninguna de las anteriores.
- ii) En esta implementación el manejo de interrupciones de E/S (IRQs)...
 - 1) El procesador puede atender múltiples interrupciones anidadas sin salir del vector de excepciones.
 - 2) El IRQ_CH0 tiene más prioridad que el IRQ_CH7.
 - 3) Todos los canales tienen la misma prioridad.
 - 4) El IRQ_CH7 tiene más prioridad que el IRQ_CH0.
- iii) Ante una excepción de interrupción externa (IRQ) se retorna a...
 - 1) PC + 4.
 - 2) A la misma dirección en la cual se produjo la excepción.
 - 3) A la instrucción que corresponde al flujo original del programa.
 - 4) A la posición de memoria con label <pool:>.